半桥高侧驱动怎么供电？自举电路的设计与失效排查
一句话结论：高侧 MOS 的源极挂在开关节点 SW 上，参考点随开关动作在 0V 和母线电压之间跳，用固定电源直接驱动上管必然出问题。最常用的解决方案是自举电路：一只快恢复二极管 + 一颗自举电容，让驱动电源跟着 SW 浮动。设计顺序是「先判断适不适用（占空比与频率）→ 再选自举二极管与电阻 → 最后算自举电容」，三步走完，绝大多数 BMS 主回路、BLDC 半桥与中小功率逆变桥的高侧驱动就稳了。
flowchart TD
A["① 明确应用工况<br/>开关频率 / 占空比范围 / 母线电压"] --> B{"上管需要 100% 占空比<br/>或频率极低（几十~几百 Hz）？"}
B -- "是" --> Z["改用独立隔离驱动电源<br/>（隔离 DC/DC / 驱动变压器）"]
B -- "否" --> C["② 选自举二极管<br/>超快恢复 / 低压肖特基<br/>反向耐压留足裕量"]
C --> D["③ 选自举电阻（可选）<br/>数欧~十几欧，抑制冲击"]
D --> E["④ 算自举电容<br/>Cboot ≥ 几十~百倍 Qg<br/>ΔV = Qg ÷ Cboot ≤ 5% Vdrive"]
E --> F["⑤ 确认上电时序<br/>先开下管给电容充满"]
F --> G["⑥ 布局收口<br/>电容紧贴 VB/VS 引脚"]
G --> H["⑦ 实测上管 VGS 波形校核"]先回答最常被问的两个问题
问：半桥上管为什么不能像下管一样直接驱动？ 低侧 MOS 源极接 GND，栅极电压以地为参考，MCU 的 IO 或低侧驱动通道拉高拉低就行。高侧 MOS 的源极接在 SW 上：下管开通时 SW ≈ 0V，上管关断、续流结束后 SW 又被抬到接近母线电压。若用固定电源 VDD 直接加在「栅极—源极」之间，SW 被抬高的瞬间 VGS 会失控——轻则上管开通不足（VGS 不够，进入线性区发烫），重则超过 VGS 最大额定直接击穿。高侧驱动的本质问题就是供电要与 SW 共浮，自举只是「共浮」的最省成本实现。
问：自举电容取多大？ 按一个开关周期内的电荷平衡算：ΔV = Qg ÷ Cboot，一般要求电压跌落不超过驱动电压的 5% 左右，所以自举电容通常取栅极电荷 Qg 的几十到上百倍。Qg 为 30~60nC 的中低压 MOSFET，0.1μF 是常见起点；Qg 更大或开关频率更低时按比例加大到 0.22~1μF。这只是起点估算，最终以驱动 IC datasheet 的推荐值与实测上管 VGS 波形为准。
第一步：判断自举适不适用——占空比和频率说了算
自举电容只在下管开通（或 SW 被拉低）时经过自举二极管补电。这个充电机制决定了它的适用边界：
| 高侧供电方案 | 工作方式 | 适合场景 | 主要局限 |
|---|---|---|---|
| 自举电路 | 二极管 + 电容随 SW 浮动 | 开关频率 kHz~百 kHz、占空比 < 100% 的半桥：BLDC 驱动、BMS 主回路、中小功率逆变 | 上管无法 100% 导通；低频长间隔下电容被漏电放空 |
| 独立隔离电源 | 每桥臂一套隔离 DC/DC 或驱动变压器供电 | 工频 / 低频拓扑、上管长期全导通、高压大功率、SiC 平台 | 成本与体积增加，隔离电源要按驱动功率选型 |
| 电荷泵 | 电荷泵 IC 升压供高侧 | 占空比宽、频率中低、不想做隔离的场合 | 电流能力有限，大 Qg 器件要核驱动电流 |
对应到选型判断：BLDC、BMS 主回路、几十 kHz 级逆变桥的自举几乎都是标配；而 50Hz 工频拓扑、上管需要长期保持导通的电路（如部分旁路与支撑电路），以及启停间隔以秒计的低频场合，直接上隔离电源，不要硬套自举。
还有一个时间维度的坑：上电瞬间自举电容是空的。正确时序是上电后先开通下管（PWM 初始化先输出下管有效电平几百微秒到几毫秒，典型）把电容充满，再进入正常调制；否则第一拍上管就在欠压驱动下开通，表现为「上电瞬间偶尔炸上管」。
第二步：自举二极管与自举电阻怎么选
| 元件 | 关键参数 | 取值思路 | 常见坑 |
|---|---|---|---|
| 自举二极管 | 反向耐压、反向恢复时间、正向压降 | 反向耐压按「SW 负向反冲 + 驱动电压」留裕量，常见选 ≥ 100V（低压半桥）或按母线等级选；恢复时间取超快恢复（几十 ns 量级）或低压场合用肖特基；正向压降越小，电容充电越足 | 用普通 1N400x 类整流管——反向恢复慢，下管开通时 SW 负压与反向恢复电流冲击电容回路 |
| 自举电阻（部分驱动 IC 外置） | 阻值、脉冲功率 | 数欧到十几欧量级，作用是限制下管开通瞬间对电容充电的冲击电流、抑制振铃；与自举二极管串联 | 阻值取得太大，低占空比下电容来不及充满；取 0 则充电冲击与 EMI 明显 |
| 自举电容 | 容量、介质稳定性 | 见第三步估算；选 X7R/X5R 类稳定介质，容量宁大勿小 | 用小封装高 K 介质（Y5V 类）——直流偏压下实际容量缩水严重；离驱动 IC 太远 |
具体耐压、trr 与阻值范围以驱动 IC 与所选器件的 datasheet 为准；自举回路里串不串电阻、串多大，很多驱动 IC 的应用笔记有明确建议。
第三步：自举电容的取值估算
一个开关周期内，自举电容要供出的电荷主要是上管栅极电荷 Qg，再加上驱动 IC 静态电流、电平移位电路消耗与回路漏电。设计目标是周期末电压跌落可接受：
- 跌落约束：
ΔV = Qg ÷ Cboot，工程上要求 ΔV ≤ 5% 驱动电压（典型），即Cboot ≥ 20 × Qg；计上静态消耗与漏电后，常用取法是 Qg 的几十到上百倍。 - 量级参考（以 12V 驱动、跌落 ≤ 0.6V 估算）：
| 器件栅极电荷 Qg（量级） | 开关频率（量级） | 自举电容起点 | 备注 |
|---|---|---|---|
| 10~30nC（小电流低压 MOS） | 20~100kHz | 0.047~0.1μF | BLDC 小桥臂常见 |
| 30~60nC（中大电流 MOS） | 10~50kHz | 0.1~0.22μF | BMS 主回路、小逆变常见 |
| 100nC 以上（大模块 / IGBT） | ≤ 20kHz | 0.47~1μF | 同时核驱动 IC 电流能力 |
上表为量级估算：Qg 取自器件 datasheet 在实际 VGS / VDS 工况下的值（不是典型表第一行），驱动 IC 自身消耗与漏电另计。频率越低、Qg 越大，电容越大；最终以驱动 IC datasheet 推荐值和实测上管 VGS 平台电压为准。
布局上自举电容必须紧贴驱动 IC 的 VB 与 VS 引脚，回路一旦拉长，引线电感在 dv/dt 下会把 SW 的电位变化耦合进驱动电源，具体抑制手段与栅极回路的整体设计可参考 MOSFET 驱动电路怎么做？栅极电阻、米勒平台与误开通。
第四步：失效现象与排查
自举电路失效的表现集中在「上管侧」，与下管无关——这也是快速定位的线索：
| 现象 | 可能原因 | 排查动作 |
|---|---|---|
| 上管开通无力、进入线性区发烫 | 自举电容偏小或漏配，周期末跌落过大；二极管压降大充不满 | 示波器差分测上管 VGS 平台；核算 Cboot 与 Qg；测二极管压降 |
| 上电 / 首拍炸上管 | 上电时序缺失，空电容直接驱动 | 检查 PWM 初始化是否先开下管补电；加欠压锁定（UVLO）驱动 IC |
| 低频或大占空比时上管欠驱动 | 充电间隔过长，漏电与静态消耗放空电容 | 改大电容；缩短间隔；仍不行改隔离电源方案 |
| 高 dv/dt 下误开通 / 电容电压被抬升 | 布局远、回路电感大；缺负压或米勒抑制 | 电容贴近 IC；栅极回路按驱动设计文章收紧；必要时加负压关断 |
| 自举二极管发烫 / 损坏 | 用了慢恢复管，反向恢复损耗大；耐压不足被 SW 反冲击穿 | 换超快恢复或肖特基；核对 SW 负压幅度与二极管耐压裕量 |
排查原则与预充、炸管类问题一致：先测波形再改板。上管 VGS 用差分或隔离探头测（探头地不能接 GND，必须参考 SW），对照驱动 IC 的欠压锁定阈值判断跌落是否超标；SW 波形单独测，确认负压反冲幅度与二极管耐压匹配。栅极回路的电阻调整方向与直通抑制，参考 MOSFET 驱动电路怎么做？；上管欠压开通带来的额外损耗与温升核算，参考 IGBT / MOSFET 发热严重怎么办？。
相关方案
- 栅极电阻取值、米勒平台与直通抑制的完整设计方法：MOSFET 驱动电路怎么做？
- 半桥功率器件本身的电压平台与电流选型：户储/逆变器功率器件（IGBT/MOSFET）怎么选型？
- BLDC 半桥应用的整体控制方案与 MCU 选型：低压 BLDC 控制方案怎么做？
- PWM 资源、ADC 与主控承载：储能 BMS 用哪款 MCU？GD32 选型指南
- 欠压开通引起的损耗增加与散热核算：IGBT / MOSFET 发热严重怎么办？
- 母线侧大电容上电的预充配合：BMS 预充电路怎么做？
常见问题（FAQ）
Q1：半桥上管为什么不能直接驱动？高侧驱动和低侧驱动有什么区别？
低侧 MOS 的源极接 GND，栅极驱动电压以地为参考，MCU 或驱动 IC 直接拉高拉低即可。高侧 MOS 的源极接在开关节点 SW 上：下管开通时 SW 被拉到接近 0V，上管关断后 SW 被抬到接近母线电压，参考点一直在跳。如果用固定电源直接给上管栅极供电，栅源电压会随 SW 摆动——SW 拉高时 VGS 反向或超压、SW 拉低时 VGS 不足，要么炸管要么开不通。所以高侧驱动必须让驱动电源跟随 SW 浮动，常见做法是自举电容供电、独立隔离电源或电荷泵。
Q2：自举电容怎么选？取多大合适？
自举电容要按一个开关周期内的电压跌落来算：ΔV = Qg ÷ Cboot，工程上一般要求跌落不超过驱动电压的 5% 左右，所以 Cboot 通常取 Qg 的几十到上百倍。例如 Qg 为 30~60nC 的中低压 MOSFET，0.1μF 是常见起点；Qg 更大的器件或开关频率较低时按比例加大到 0.22~1μF。除了栅极电荷，还要给驱动 IC 静态电流、电平移位电路消耗和自举回路漏电留裕量，所以容量宁大勿小，并尽量用小封装高稳定性介质靠近驱动 IC 放置。最终取值以驱动 IC datasheet 推荐值与实测上管 VGS 波形为准。
Q3：自举供电什么场景不能用？占空比 100% 怎么办？
自举电容只在下管开通（或 SW 被拉低）时经自举二极管充电，因此有两类场景不适用：一是上管需要长期 100% 或接近 100% 占空比导通的场合（如 PFC 输出级、部分直流支撑与旁路电路），下管不开、电容无处充电，电压很快耗尽；二是开关频率很低或长时间待机不切换的场合（如工频 50Hz 拓扑、启停间隔秒级以上），漏电流会在再充电间隔内把电容放空。这两类场景应改用每个桥臂一套独立隔离驱动电源（隔离 DC/DC 或驱动变压器），高压大功率逆变与 SiC 平台通常直接按隔离电源设计。另外上电瞬间自举电容是空的，必须先开下管把电容充满再进入正常调制，否则第一拍上管欠压开通。
Q4：上管开通无力、发烫或炸管，怎么排查自举电路失效？
按四个方向排查：一是看上管 VGS 波形，示波器探头分别接栅极与 SW（差分或隔离探头），若开通时 VGS 平台明显低于预期，说明自举电压跌落过大，检查自举电容是否太小、是否漏配、介质是否不良；二是看占空比与频率是否超出自举适用范围，低频大占空比时电容来不及补电，改大电容或改隔离供电；三是看自举回路元件，自举二极管用普通整流管（反向恢复慢）会在下管开通时把 SW 负压和反向恢复损耗转嫁给电容回路，换超快恢复或低压肖特基，自举电阻偏大则充电时间不足；四是看布局，自举电容必须紧贴驱动 IC 的 VB 与 VS 引脚，回路长了电感会加重 dv/dt 下的电压抬升。逐项测波形定位后再改，不要只靠换驱动 IC。
联系我们
需要华润微低压 MOSFET / IGBT 在半桥功率级的选型核对、高侧驱动与自举回路的设计评审、整机功率与保护器件的 BOM 清单与样片测试，欢迎 联系我们。
深圳市英太科技有限公司 Shenzhen Intek Technology Co., Ltd — 电子元器件代理商与系统方案提供商 电话 / 微信：136-3264-8484 地址：深圳市龙岗区平湖街道平安大道 309 号经纬中心 2 栋 4 楼 官网：www.intek.vip
免责声明：本文为技术科普与行业交流内容，仅供参考，不构成选型、采购或其他商业决策建议。文中自举电容取值、自举二极管耐压与恢复时间、自举电阻阻值、占空比与频率适用边界等均为业界常见典型范围或量级估算，不同驱动 IC、功率器件规格与整机工况差异明显，实际设计必须以驱动 IC 与器件原厂 datasheet、自研电路计算与整机实测波形为准。