IGBT / MOSFET 发热严重怎么办？功率器件损耗计算与散热设计
一句话结论：发热问题的本质是「损耗 × 热阻」两个变量，先算损耗、再算热阻，缺一环都是盲调。 工程上按四步走：① 把损耗拆成导通、开关、杂散三类分别计算 → ② 用热阻链从结温倒推环境温度 → ③ 按热阻上限选散热方案 → ④ 上机实测温升闭环校核。现场「MOS 换了更大的还烫」「加了散热片没用」这类问题，多数不是器件不够好，而是损耗被低估或热阻链某个环节被忽略。
flowchart TD
A["① 损耗拆分<br/>导通 / 开关 / 杂散"] --> B["② 按热态参数重算<br/>RDS(on) 与 VCE(sat) 随温度上升"]
B --> C{"估算结温<br/>Tj = Ta + P × ΣRθ"}
C -- "Tj 超过目标" --> D["③ 热阻链逐环节排查<br/>接触面 / 铺铜 / 风道"]
D --> E["④ 选散热方案<br/>铺铜 / 散热器 / 风冷"]
C -- "Tj 达标" --> F["⑤ 上机实测<br/>壳温 + 温升曲线"]
E --> F
F -- "实测超预期" --> B
F -- "通过" --> G["降额确认与批量一致性<br/>按可靠性目标留余量"]先回答最常被问的两个问题
问：MOSFET 发热严重，第一步该做什么？ 不要急着换料。先回答一个问题：发热随开关频率明显上升吗？ 上升 → 问题在开关损耗与驱动回路（驱动能力不足、栅极电阻过大、米勒平台停留过久）；与频率关系不大 → 问题在导通损耗与散热路径。然后实测壳温 Tc 和导通压降，把损耗重算一遍，再逐环节检查热阻链。驱动回路相关排查见 MOSFET 驱动电路怎么做？。
问：结温多少算安全？datasheet 标 175℃ 是不是就能用到 175℃？ 不能。datasheet 的 150℃ / 175℃ 是绝对最大额定值，是保证器件不损坏的上限，不是推荐工作点。长期贴近上限运行，电迁移、栅氧老化、焊层疲劳都会显著加速，寿命大幅缩短。工程上一般把稳态结温控制在 105~125℃ 以内并按整机可靠性目标降额，瞬时尖峰另留余量。具体降额标准以整机可靠性要求与原厂 datasheet 为准。
第一步：把损耗拆开算，别用「感觉烫」代替计算
功率器件的发热来源只有三类，先分类再动手：
| 损耗类别 | 计算公式（估算用） | 主要影响因素 | 常见被低估的场景 |
|---|---|---|---|
| 导通损耗 | MOS：I² × RDS(on) × 占空比IGBT： VCE(sat) × Ic × 占空比 | 电流、热态导通压降、占空比 | 只按 datasheet 25℃ 标称值算，没乘热态系数 |
| 开关损耗 | ≈ ½ × V × I × (tr + tf) × fsw | 开关频率、电压电流、驱动速度 | 低频设计凭经验上高频，开关损耗成倍放大 |
| 杂散损耗 | 体二极管 / 续流损耗、输出电容损耗、栅极驱动损耗（摊在驱动 IC 上） | 拓扑、死区、二极管特性 | 死区过长、体二极管长时间续流被忽略 |
三条铁律：
- 必须用热态参数算。低压 MOS 的 RDS(on) 在结温 100℃ 时通常比 25℃ 高 30%~50%，IGBT 的 VCE(sat) 也随结温上升，按冷态参数算出来的损耗会明显偏低。具体温度系数曲线以原厂 datasheet 为准。
- 开关损耗公式只用于估量级。
½ × V × I × (tr + tf) × fsw忽略了电压电流交叠细节与振铃，实际以双脉冲测试或实测波形积分为准。- 别漏了占空比。BMS 主回路充放电 MOS、逆变桥上下管的导通时间占比完全不同，用同一电流同一占空比算损耗会错得离谱。
算完损耗后与实测对照：用稳态壳温和导通压降反推是最快的自检方法——如果实测损耗比计算值高很多，说明有额外损耗没被计入（比如振铃损耗、直通损耗），先找原因再谈散热。
第二步：热阻链——从结温倒推环境温度
热量从芯片出发，经过封装、接触面、散热器，最后到空气。每一环节都有热阻，串联相加：
Tj = Ta + P × (RθJC + RθCS + RθSA)
| 热阻环节 | 含义 | 典型来源 | 常见坑 |
|---|---|---|---|
| RθJC | 结到壳（datasheet 给出） | 封装形式决定 | 忽略封装差异，拿不同封装的数据混算 |
| RθCS | 壳到散热器接触面 | 硅脂 / 导热垫 / 扭矩 | 干装不加硅脂、接触面不平、扭矩不足 |
| RθJA（无散热器） | 结到环境，靠 PCB 铺铜散热 | 铺铜面积、层数 | 高功耗器件只靠铺铜，铺铜面积远不够 |
| RθSA | 散热器到环境 | 散热器规格与安装姿态 | 标称值按竖直自然对流测得，实际横装或风道受限要打折扣 |
两个必看的判断：
- 要不要散热器：先用
Tj = Ta + P × RθJA按「只有 PCB 铺铜」估一遍。如果 P × RθJA 已经把结温顶过目标值，就必须上散热器或风冷，铺铜面积再加倍也没用。 - 接触热阻不是小数：不加硅脂的干接触、或者用了过厚的导热垫，RθCS 可能与散热器本身热阻同一量级。接触面处理是所有散热环节里性价比最高的一项。
第三步：散热方案怎么选
| 散热方案 | 适用损耗量级 | 优点 | 局限与注意点 |
|---|---|---|---|
| PCB 铺铜 + 过孔 | 单管数瓦以下（量级） | 零成本、无装配 | 依赖铜面积与层数，适合低压小电流 MOS |
| 铝基板（MCPCB） | 数瓦到十几瓦（量级） | 热阻低、贴装方便 | 成本上升，注意绝缘层热阻 |
| 自然对流散热器 | 十几瓦到几十瓦（量级） | 无风扇、免维护 | 对安装姿态敏感，密闭外壳内需实测 |
| 风冷 | 几十瓦以上（量级） | 热阻可控、裕量大 | 风扇寿命与噪音，风道设计决定实际效果 |
| 灌封 / 导热结构件 | 辅助手段 | 均温、辅助传热 | 只能降低局部热阻，不能替代主散热路径 |
表中的「量级」只是经验范围，不同封装、不同风道差异很大，最终以整机温升实测为准。选型顺序是：先算允许热阻上限（见 FAQ Q3 的倒推法），再按可用空间与成本挑方案，不要反过来。
第四步：常见误区排查
| 误区现象 | 真实原因 | 处理方向 |
|---|---|---|
| 换了更大电流的器件还是烫 | 损耗被低估或热阻链有短板，换料只改了 RDS(on) 一项 | 重算损耗分类，逐环节测热阻 |
| 加了散热片没用 | 接触热阻吃掉了大部分改善，或散热器标称条件与实际安装不符 | 复核硅脂、扭矩、安装姿态，实测壳温对比 |
| 高温环境满载就炸、低温没事 | 按冷态参数设计，热态 RDS(on) / VCE(sat) 高出预期 | 按热态参数迭代损耗，重留结温余量 |
| 短时间工作正常，长时间后过热 | 只算了瞬时损耗，未考虑热容与稳态温升 | 按稳态工况核算，必要时做温升曲线实测 |
| 并联后依然烫且不均流 | 布局不对称、共用栅极电阻 | 对称布局 + 每管独立栅极电阻，见 充放电 MOS 并联设计 |
相关方案
- 低压大电流场合的 MOS 选型与并联设计：BMS 保护板充放电 MOS 怎么选？
- 驱动回路引起的开关损耗与发烫排查：MOSFET 驱动电路怎么做？
- 户储 / 逆变器场景的器件选型与损耗核算：户储 / 逆变器功率器件怎么选型？
- SiC 高频化对损耗结构的影响：SiC MOSFET 能替代 IGBT 吗？
- 双向逆变板各位置器件的损耗特点：储能双向逆变板怎么做？
常见问题（FAQ）
Q1：MOSFET 发热严重怎么排查？结温多少算安全？
先分清损耗类别再动手：发热随开关频率明显上升，问题在开关损耗与驱动回路；发热与频率关系不大，才是导通损耗与散热问题。排查顺序：实测壳温 Tc 与稳态压降重算损耗 → 核对热阻链（结到壳 RθJC、壳到散热器、散热器到环境）每一环节 → 检查接触面（平坦度、硅脂、扭矩）。安全结温没有统一答案：datasheet 的 150℃ 或 175℃ 是绝对上限，工程上按寿命与降额要求通常控制在 105~125℃ 以内，具体降额以整机可靠性目标与原厂 datasheet 为准。
Q2：Tj 和 Tc 有什么区别？为什么 datasheet 标 175℃ 却不能用到 175℃？
Tj 是芯片内部结温，Tc 是封装外壳指定点的温度，Tj 永远高于 Tc，差值等于损耗乘以结到壳热阻 RθJC。datasheet 标注的 150℃ 或 175℃ 是保证器件不损坏的绝对最大额定值，长期贴近上限运行会显著缩短寿命（电迁移、栅氧老化、焊层疲劳都随结温加速），且实际系统的壳温、接触热阻、环境温度都比 datasheet 测试条件差。工程做法是按可靠性目标设定降额：一般整机把稳态结温控制在 105~125℃ 以内，瞬时尖峰留出余量，具体降额标准以整机可靠性要求与原厂 datasheet 为准。
Q3：功率器件的散热器怎么计算选型？需要多大热阻的散热器？
按热阻链倒推：Tj = Ta + P × (RθJC + RθCS + RθSA)，其中 P 是总损耗，RθJC 来自 datasheet，RθCS 是壳到散热器的接触热阻（与硅脂、垫片、安装扭矩有关），RθSA 是散热器到环境的热阻，也就是要选的散热器规格。做法：先定允许的最高环境温度与目标结温，反推出允许的总热阻上限，减去 RθJC 与 RθCS 后就是散热器热阻要求；自然对流散热器标称热阻通常按竖直安装、开放空间测得，实际安装受限时要留余量。注意 RDS(on) 与 VCE(sat) 都有正温度系数，核算时要按热态参数迭代，最终以整机温升实测为准。
Q4：并联多颗 MOSFET 能降结温吗？为什么不建议只靠并联解决发热问题？
并联能摊薄电流、降低总导通损耗（电流减半时每管的导通损耗约降为四分之一），但开关损耗不会按同样比例下降，驱动负担、布局面积与成本反而上升；并联还会引入均流问题，需要对称布局、每管独立栅极电阻。更关键的是，发热严重往往是热阻链出了问题（接触面、铺铜、风道、损耗被低估），不查热阻链就堆并联，结温可能仍然超标。正确顺序是：先实测损耗分类 → 再优化热阻链与散热设计 → 最后才考虑并联或换更低 RDS(on) / 更低热阻封装的器件，并联设计细节需结合均流与布局综合评估，以实测温升为准。
联系我们
需要华润微 MOSFET / IGBT / SiC 的损耗核算、热阻与封装选型对比、样片测试或替代料验证，欢迎 联系我们。
深圳市英太科技有限公司 Shenzhen Intek Technology Co., Ltd — 电子元器件代理商与系统方案提供商 电话 / 微信：136-3264-8484 地址：深圳市龙岗区平湖街道平安大道 309 号经纬中心 2 栋 4 楼 官网：www.intek.vip
免责声明：本文为技术科普与行业交流内容，仅供参考，不构成选型、采购或其他商业决策建议。文中损耗公式、热阻量级、结温降额与散热方案适用范围均为业界常见典型范围或估算方法，不同厂家、封装与工况差异明显，实际设计必须以原厂 datasheet 的推荐工作范围、绝对最大额定值及整机实测结果为准。