隔离做了等于没做？隔离带 PCB 布局、爬电距离与副边隔离电源怎么做
一句话结论：隔离器件选对了，不等于隔离做成了。跨隔离带的布局只有三件事，任何一件做错都会让整条链路失效：一是隔离带（隔离栅）下方必须净空——铺铜、走线、过孔、丝印跨带都会缩短有效爬电距离，样机能过、安规测试挂掉往往就在这里；二是爬电距离与电气间隙不能拿器件标称的 5kVrms 直接套，要按「工作电压 × 污染等级 × 材料组别 × 绝缘类型」查标准表，5kVrms 只是 UL1577 的耐压试验值；三是副边必须有一路真正隔离的电源，从原边取电或靠自举供电等于把两侧地重新连起来，隔离白做。下面按这三点给出可落地的布线规则、副边电源方案对比与上电时序检查清单。文中器件参数取自华普微官方资料，为典型值或档位示例，以原厂 datasheet 为准。
flowchart TD
A["先定隔离带位置<br/>按隔离器封装定净空宽度"] --> B["划净空区<br/>带内无铜、无走线、无过孔、无丝印"]
B --> C["两侧各自成回路<br/>原边回原边地、副边回副边地，不许搭桥"]
C --> D{"爬电距离与电气间隙<br/>按标准查表够不够？"}
D -- "不够" --> E["加宽净空带 / 换宽体封装<br/>或开槽、改材料组别"]
E --> D
D -- "够" --> F["两侧去耦电容<br/>紧贴 VDD 引脚"]
F --> G["副边必须配隔离电源<br/>不能用原边取电或自举"]
G --> H["共模回路与 CMTI 核对<br/>高 dv/dt 场合单独验证"]
H --> I["上电时序与失效安全<br/>默认输出后缀 / 诊断引脚"]先回答两个高频问题
问：隔离器件都按 datasheet 选对了，为什么还会「隔离没做成」？
因为隔离是布局行为，不是器件属性。隔离器件的隔离能力由两颗芯之间的介质（SiO2 电容隔离栅）保证，但它只覆盖封装本体那几毫米宽度；出封装之后，两个电气域之间的距离由你的 PCB 决定。工程上最典型的三种「白做」：一是隔离带下方铺了铜、走了线或打了过孔，表面爬电路径被短路，器件标称的耐压能力完全用不上；二是两侧地平面用 0Ω 电阻、磁珠或一根走线「连一下」，把共模阻断路径重新接回去；三是副边靠原边取电或自举供电，电源参考地把两个域绑在一起。这三种做法的共同特征是——功能测试全部正常（信号照样过），问题只在安规测试、高湿污染环境或高 dv/dt 现场暴露。哪些位置必须做隔离、每处该用什么器件，见 储能系统里到底哪些地方要做隔离？。
问：为什么说「副边隔离电源」是隔离设计里最容易漏的一环？
因为很多设计师把注意力全放在信号隔离器件上，默认「电源总会有办法」，等到画板才发现副边没有可用的隔离电源轨。此时两种常见妥协都会毁掉隔离：一是从原边电源引一路过去——参考地被连通，隔离失效；二是用非隔离的高侧自举给副边供电——本质是同一域内的浮动电源，共模阻断同样不存在。正确做法是把副边隔离电源当成隔离设计的必备组成，在选型阶段就与主辅电源一起规划容量与绕组。板载隔离辅助电源、反激匝比与钳位设计，见 板载辅助电源怎么做？。
第一步：隔离带怎么划——净空区是布局的起点
跨隔离带布局的第一件事不是布线，而是先划一条什么都不放的带。带宽以隔离器封装本体的爬电距离为基准，把这条带从板上从头贯到尾（不要只在隔离器附近开个小缺口），然后约束两侧所有元素都不进入这条带。
| 常见违规做法 | 表面后果 | 实际后果 | 正确做法 |
|---|---|---|---|
| 隔离带下方铺地铜或用铜皮「补形状」 | 外观与功能均正常 | 表面路径被短路，耐压与爬电测试失败 | 净空区内不放任何铜箔，两侧铺铜在带边整齐收口 |
| 走线或差分对跨带（含从带下穿过） | 信号照常通 | 有效爬电距离只剩封装一段；共模电流有了旁路 | 所有跨带信号一律经隔离器本体，其余绕行 |
| 过孔（含地过孔、缝合孔）落在带内 | 无感 | 与铺铜同理，等于在表面上插了一根导体 | 缝合孔在带边留出净空，带内绝对不过孔 |
| 丝印、位号、测试点压带 | 无感 | 丝印属半导电污染源，测试点更会直接接入 | 丝印与测试点退到带外，保留丝印也要留出净空 |
| 器件本体跨带（如某个电阻横跨两侧地） | 功能正常 | 直接把两个域连起来，隔离彻底失效 | 跨域连接只允许经隔离器件 |
带内净空的宽度怎么定，直接决定后面能选什么封装。隔离器窄体与宽体封装典型对应 3.75kVrms 与 5kVrms 量级、封装自身爬电距离约 4mm 与 8mm 量级——净空带至少要跟着封装走，否则封装给了你 8mm 的爬电距离，板子只留了 3mm，瓶颈就转移到了 PCB 上。具体数值以所选器件 datasheet 与安规证书为准，封装与耐压的对应关系见 隔离器标着 5kVrms 是什么意思？。
第二步：两侧各自成回路——地平面不许搭桥
隔离带两侧要当成两个独立的电气系统来布线：原边的信号回流走原边地，副边的信号回流走副边地，两地之间唯一的连接点是隔离器本体。
三个落地要点：
- 去耦电容就近贴引脚：原边 VDD 去耦回原边地、副边 VDD 去耦回副边地，电容与引脚的距离要短——去耦回路一旦绕远，高频回流就会去找别的路径（例如穿过隔离栅的寄生电容），等效于自己给共模干扰开了门。
- 不要把两地「连一下」：0Ω 电阻、磁珠、小电容、单点打孔，凡是把两侧地在板上接通的元件都会让隔离失效。真要处理静电与共模问题，用的是 Y 电容/机壳路径（见第五步），不是把两地短路。
- 跨带信号数量最小化：每多一条跨带信号就多一个潜在的共模注入与爬电缩短点。能用串行总线（如隔离 UART / SPI / CAN）替代并行多线的地方，优先合并。总线侧器件的选型见 隔离 CAN 与 RS-485 收发器怎么选？。
第三步：爬电距离与电气间隙怎么查表
这两个词经常混用，但它们量的是两回事：
- 爬电距离（Creepage）：沿绝缘表面量的最短路径。怕的是表面污染与潮湿导致的漏电起痕（Tracking），所以与污染等级、材料组别强相关。
- 电气间隙（Clearance）：两导体之间空间的最短距离。怕的是空气击穿，所以与电压峰值和海拔（气压）强相关，与污染关系小。
整机要求由四个要素查表决定，不是由器件标称耐压决定：
| 查表要素 | 工程常见取值 | 对结果的影响方向 |
|---|---|---|
| 工作电压 | 按该隔离位置长期承受的电压有效值（不是母线峰值、更不是试验电压） | 电压越高要求越大 |
| 污染等级 | 洁净可控的控制板通常按污染等级 2；灌封或全密封可放宽 | 污染越重要求越大 |
| 材料组别 | 按板材 CTI 分组（普通 FR-4 常落在较低组别） | 组别越低要求越大 |
| 绝缘类型 | 功能绝缘 / 基本绝缘 / 加强绝缘（安全相关隔离多为加强绝缘） | 加强绝缘要求最大 |
这张表的用法是反向约束布局：先按实际工况查出需要的爬电距离，再与所选定隔离器封装能提供的能力对账。
| 隔离器封装 | 隔离耐压等级（典型） | 封装自身爬电距离量级 | 什么时候必须换 |
|---|---|---|---|
| 窄体（Narrow Body） | 3.75kVrms 量级 | 约 4mm 量级 | 整机查表值大于封装值，或需要更高工作隔离电压 |
| 宽体（Wide Body） | 5kVrms 量级 | 约 8mm 量级 | 高母线电压的安全相关隔离、安规取证项目优先 |
两点工程提醒：
- 5kVrms 不是爬电距离的依据。它是 UL1577 的绝缘耐压试验口径（加压约 1 分钟不击穿），核对长期工作电压要看 work voltage / 工作隔离电压一类的参数。把试验值当工作电压或当爬电距离依据，是选型阶段最常见的错误，详见 隔离器标着 5kVrms 是什么意思？。
- 开槽要按标准的最小宽度做。在隔离带中间开一条贯穿槽能显著增加表面路径长度，但槽宽必须满足标准规定的最低宽度，否则该段仍按直线路径计入，白开槽还牺牲了爬电余量。
第四步：副边隔离电源怎么供
这是整篇最容易被漏掉的一节。副边隔离电源的四种常见实现方式：
| 供电方式 | 典型能力量级 | 隔离来源 | 取舍 |
|---|---|---|---|
| 隔离 DC-DC 模块 | 1W / 2W 量级定压输出，如 5V→5V | 模块内部变压器 | 最省事，认证资料齐全；效率一般、成本与占板中高 |
| 主辅电源多绕组输出 | 由反激变压器增加一路副边绕组 | 与主电源共用同一变压器 | 成本最优、利用率高；需提前规划匝比与绕组隔离，改板成本高 |
| 隔离电源芯片 + 小变压器 | 百 mW 到 1W 量级 | 芯片内部推挽驱动外接变压器 | 体积小、可定制多路；变压器选型与布局要求高 |
| 自举 / 原边直接取电 | 仅能供同域浮动电源 | 无隔离 | 副边用此方式等于隔离失效，只适用于非隔离的高侧驱动 |
容量核算要按三本账一起算，不能只看平均值：
- 稳态电流账：把该路副边隔离电源供电的所有器件工作电流相加（隔离器、隔离采样、隔离驱动静态电流、外围放大与比较器），再留余量。
- 峰值电流账：隔离栅极驱动开通/关断瞬间要提供峰值拉灌电流（华普微 CMT8602X 为 4A 峰值拉 / 6A 峰值灌量级），此时副边电源与去耦必须扛得住瞬时跌落，否则表现为驱动无力、开关损耗上升。
- 去耦账：每颗器件的 VDD 引脚旁就近放置去耦电容，副边也一样。去耦不到位时，副边电压在开关瞬间塌陷，隔离器可能出现输出误翻转。
隔离栅极驱动的副边供电与 CMTI 核对，见 隔离栅极驱动器怎么选？；高压侧采样链路的副边供电与故障安全输出，见 高压侧电流采样怎么做？。
第五步：共模回路与 CMTI——给共模电流留一条回家的路
隔离栅是电容性的（SiO2 电容隔离栅），栅两侧隔着寄生电容。当原边出现高 dv/dt（例如功率管开关、母线浪涌），位移电流会经这个寄生电容注入副边——隔离器能阻断直流与低频共模，但不能凭空消掉高频共模电流，它只能把电流挡在栅外，前提是这股电流得有一条低阻抗的返回路径。找不到路径，它就会自己找：穿过副边电路、穿过通信线、穿过采样线，表现成误码、误触发或器件损坏。
| 高 dv/dt 场合的四个动作 | 做什么 | 为什么 |
|---|---|---|
| 给共模电流留返回路径 | 合理设置 Y 电容、变压器屏蔽层、机壳与地路径 | 让共模电流走设计好的低阻抗路径，不穿过信号回路 |
| 核对器件 CMTI 裕量 | 把 datasheet 的 CMTI 最小值与系统实测 dv/dt 对比 | 参数要看最小保证值，不能只看典型值 |
| 减小耦合面积与回路面积 | 跨带走线尽量短、信号与返回路径成对紧邻 | 面积越大耦合越强，返回路径越绕共模压降越大 |
| 隔离与浪涌防护配合 | 隔离器管共模与地电位差、TVS 管瞬态浪涌能量 | 二者互补，装了隔离器仍然需要 TVS |
CMTI 的常用参考量级（华普微官方资料）：通用数字隔离器 CMT812X 典型 ±200kV/μs、CMT826X 典型 ±250kV/μs，隔离栅极驱动 CMT8602X 最小 ±150kV/μs。选型原则是拿最小值与最坏工况比，不是拿典型值比。隔离与 TVS 的分工，见 RS485 / CAN 通信口总被打坏怎么办？、储能 / BMS 产品的浪涌防护怎么做？。
第六步：上电时序与失效安全
布局之外，还有两件与跨带设计强相关的事必须在图纸阶段定下来：
- 上电时序：确认所选器件对两侧供电先后有没有要求；两侧电源不同步时，隔离器上电瞬间可能输出窄脉冲，后级若没有滤波或确认机制，会被误当成有效信号（例如误触发一次驱动或误报一次通信帧）。稳妥做法是让后级在自身供电建立后的固定窗口内屏蔽输入，或选择对上下电次序不敏感的型号。
- 默认输出状态与诊断：默认输出后缀（华普微 CMT 系列后缀 1 = 默认输出高、0 = 默认输出低）要与「失效时希望负载停机还是保持」对齐；带诊断/故障安全输出的器件，诊断引脚必须接进 MCU 并写进状态机，悬空等于没有。迁移自光耦的方案尤其容易在这里翻车，见 光耦能直接换成数字隔离器吗？。
常见坑
| 坑 | 现象 | 正确做法 |
|---|---|---|
| 隔离带下铺铜 / 走线 / 过孔 | 功能正常，耐压与爬电测试失败 | 净空区内无铜、无走线、无过孔、无丝印；跨带只走隔离器 |
| 两地用 0Ω 电阻或磁珠「连一下」 | 隔离形同虚设、共模干扰照样进 | 两地不许搭桥；共模问题用 Y 电容与机壳路径解决 |
| 副边靠原边取电或自举 | 隔离失效、输出随原边负载波动 | 副边单独配隔离电源，容量按稳态 + 峰值 + 去耦三本账核 |
| 拿 5kVrms 当爬电距离依据 | 选型看着够、安规查表不过 | 按工作电压、污染等级、材料组别、绝缘类型查表 |
| 开槽宽度不达标准最低值 | 以为加了距离、实际未计入 | 槽宽按标准要求做，否则该段按直线计入 |
| CMTI 只看典型值 | 现场高 dv/dt 下误码、误触发 | 用 datasheet 最小值与实测最坏 dv/dt 对比，不足则换型号或降 dv/dt |
| 诊断与失效安全引脚悬空 | 隔离链路失效被读成正常值 | 诊断引脚接进 MCU 并定义系统层失效动作 |
相关方案
- 隔离位置规划：储能系统里到底哪些地方要做隔离？
- 隔离耐压双口径：隔离器标着 5kVrms 是什么意思？
- 全类别隔离器件选型：数字隔离器怎么选？
- 栅极驱动隔离选型：隔离栅极驱动器怎么选？
- 隔离采样与副边电源：高压侧电流采样怎么做？
- 总线隔离与节点数：隔离 CAN 与 RS-485 收发器怎么选？
- 光耦替代迁移：光耦能直接换成数字隔离器吗？
- 板载隔离辅助电源：板载辅助电源怎么做？
- 隔离与 TVS 分工：RS485 / CAN 通信口总被打坏怎么办？、储能 / BMS 产品的浪涌防护怎么做？
- BMS 保护侧的电压窗口与器件配合：BMS 保护板 TVS 怎么选？、23 / 24 串电池包的 TVS 与 MOS 电压窗口怎么算？
- 副边电源器件发热校核：IGBT / MOSFET 发热严重怎么办？
常见问题（FAQ）
Q1：隔离带（隔离栅）下方的 PCB 为什么要净空？铺铜或走线会怎样？
因为爬电距离是沿绝缘表面测量的最短路径，而隔离带下方正是两个电气域表面距离最近的位置。在隔离带下方铺铜、走线、打过孔或印丝印，等于在表面路径上放了一条导电或半导电的通路，会把有效爬电距离缩短到只剩封装本身那一段，器件标称的隔离耐压能力用不上。典型症状是样机功能全正常、绝缘耐压与爬电测试挂掉，或者现场在高湿、有粉尘污染的环境下出现漏电、通信误码。正确做法是以隔离器封装本体宽度作为净空区宽度，在该区域内原副边两侧一律不放铜箔、不放走线、不过孔、不印丝印、不放测试点，任何必须跨越的信号一律经隔离器本体通过。具体净空宽度以所选器件 datasheet 的爬电距离标称值与整机安规标准为准。
Q2：爬电距离和电气间隙怎么算？隔离器标的 5kVrms 能直接当爬电距离依据吗？
不能直接套。5kVrms 这类数字是 UL1577 组件级认证的绝缘耐压试验值（加压约 1 分钟不击穿），它描述的是绝缘能扛住多高的瞬时试验电压，不是表面路径要多长。爬电距离（沿绝缘表面量）与电气间隙（空间最短距离量）要按四个要素查标准表格确定：一是工作电压（不是母线峰值，也不是试验电压），二是污染等级（洁净控制板通常按污染等级 2），三是材料组别（按 CTI 把板材分组），四是绝缘类型（功能绝缘、基本绝缘还是加强绝缘）。查表结果不一定等于隔离器封装自身的爬电距离，当整机要求大于封装能给的值时，只能换宽体封装、加宽净空带或改绝缘结构。开槽是常用的增距手段，但槽宽必须满足标准的最低宽度要求，否则该段路径仍按直线计入。隔离器窄体与宽体封装典型对应 3.75kVrms 与 5kVrms 量级、封装爬电距离约 4mm 与 8mm 量级，具体数值以 datasheet 与安规证书为准。
Q3：隔离器副边的电源怎么供？为什么不能从原边直接取电或靠自举？
隔离器两侧必须由各自电气域的电源供电，原边用原边地参考的电源、副边必须用一路副边地参考的隔离电源（隔离 DC-DC 模块、主辅电源的多绕组输出或隔离电源芯片配小变压器）。直接从原边取电、或用高侧自举电路给副边供电，都会把两侧的电源参考地重新连到一起，隔离栅的共模阻断作用随之消失，实际效果等于没做隔离。副边隔离电源是最常见的漏设计项，典型症状是隔离器工作异常、输出电平随原边负载波动、通信误码，或用示波器一测发现两侧地之间其实导通。设计时还要按容量核算三件事：被供电器件的工作电流总和、隔离栅极驱动开通关断时的峰值拉灌电流、以及各路去耦电容是否就近贴在器件引脚旁；容量不足或去耦不到位会让副边电压在开关瞬间塌陷，表现为驱动无力或误触发。参数以原厂 datasheet 与整机实测为准。
Q4：隔离都做了还是通信误码、驱动炸管，布局上应该先查什么？
按四步顺序查：第一步验隔离是否真的成立，用万用表与耐压设备确认两侧地之间不导通、净空区内没有铜或过孔跨带；第二步看副边电源，测开关瞬间与满载时副边电压是否塌陷、去耦电容是否就近；第三步看共模回路，高 dv/dt 场合隔离栅的寄生电容会把共模电流注入副边，机壳、Y 电容与屏蔽层要给出低阻抗返回路径，并把隔离器 datasheet 上 CMTI 的最小值与实测共模 dv/dt 对比（华普微 CMT812X 典型 ±200kV/μs、CMT826X 典型 ±250kV/μs、隔离驱动 CMT8602X 最小 ±150kV/μs），不足时只能换更高 CMTI 器件或降低 dv/dt；第四步看返回路径与地平面，原副边地平面不许用 0Ω 电阻或磁珠搭桥，跨带的只有隔离器本体一处。定位时优先看波形而不是猜器件，共模干扰与布局问题无法靠换型号解决。诊断与失效安全输出引脚必须接进 MCU 并写进状态机。具体以原厂 datasheet、安规标准与整机实测为准。
联系我们
需要跨隔离带的 PCB 布局评审（净空区规划、爬电距离与封装选型对账、副边隔离电源容量核算、共模回路与 CMTI 裕量核对）、华普微 CMT 系列样片申请与国产替代评估，欢迎 联系我们。
深圳市英太科技有限公司 Shenzhen Intek Technology Co., Ltd — 安美半导体（AMSEMI）TVS 与华普微（HOPERF）CMT 系列数字隔离器件授权代理商 电话 / 微信：136-3264-8484 地址：深圳市龙岗区平湖街道平安大道 309 号经纬中心 2 栋 4 楼 官网：www.intek.vip
免责声明：本文为技术科普与行业交流内容，仅供参考，不构成选型、采购或其他商业决策建议。文中隔离器件参数（CMTI、驱动能力、隔离耐压、封装爬电距离量级等）均取自华普微官方公开资料（官网产品页与 datasheet），为典型值或档位示例，不同型号与工况差异明显；爬电距离与电气间隙的具体数值必须按 IEC 60664-1、IEC 62368-1、GB4943.1 等标准的表格，结合实际工作电压、污染等级、材料组别与绝缘类型查表确定，本文给出的量级不作为设计依据；副边隔离电源容量核算与共模回路设计为工程方法说明，实际设计必须以所选型号原厂 datasheet、安规标准与整机实测为准。